Основы проектирования на FPGA
Программа «Intel FPGA. Основы проектирования на FPGA» разработана с целью формирования базовых знаний и навыков разработки проектов на ПЛИС фирмы Intel FPGA (ранее Altera). В курсе рассматривается архитектура FPGA фирмы Intel, закладываются основы работы с САПР Quartus Prime, разбираются необходимые инструменты для временного анализа, моделирования и отладки созданных проектов. Особое внимание уделяется методологии проектирования в среде Quartus Prime и основным этапам разработки. Также даются основы языка описания аппаратуры VHDL или Verilog.
| Продолжительность обучения | 4 дня | |
| Место проведения | Санкт-Петербург, Новоизмайловский проспект, 34к3 | |
| Форма обучения | с 10:00 до 17:00 | |
| Стоимость обучения | ~76000 руб * | |
| Контакты | +7(962)722-36-80 / cpe.ifmo@yandex.ru |
Цель курса:
Дать необходимые начальные знания и навыки для работы с ПЛИС фирмы Intel FPGA в среде Quartus Prime.
Учебный план
| Тема | Всего часов* | Лекции* | Практика* |
|---|---|---|---|
| Архитектура ПЛИС фирмы Intel FPGA | 2,5 | 2,5 | - |
| Основы работы в среде проектирования Quartus Prime | 2,5 | - | 2,5 |
| Методология проектирования в среде Quartus Prime | 5,5 | 2 | 3,5 |
| Основы языка описания аппаратуры VHDL / Verilog | 9 | 2,5 | 6,5 |
| Моделирование проекта с использованием инструмента Modelsim | 2,5 | – | 2,5 |
| Основы синхронного дизайна в ПЛИС | 2,5 | 2,5 | – |
| Способы создания конечных автоматов в Quartus Prime | 2,5 | 1,5 | 1 |
| Отладка проекта с использованием инструмента SignalTap II | 1,5 | – | 1,5 |
| Основы временного анализа. Инструмент TimeQuest Timing Analyzer | 2,5 | – | 2,5 |
Необходимые знания:
- знание основ цифровой схемотехники
Программа курса
| Тема 1 Архитектура ПЛИС фирмы Intel FPGA |
Рассказывается об устройстве современных ПЛИС, об их отличиях от других программируемых электронных компонентов. Слушателя знакомят с существующими типами ПЛИС. Далее детально рассматриваются архитектурные особенности продукции фирмы Intel FPGA (ранее Altera). |
| Тема 2 Основы работы в среде проектирования Quartus Prime |
Демонстрируется интерфейс среды Quartus Prime. Слушатели вместе с преподавателем проходят все стадии создания нового проекта. Далее, на его примере рассказывается про инструменты среды проектирования: Pin Planner, Chip Planner, Assignment Editor и другие. |
| Тема 3 Методология проектирования в среде Quartus Prime |
Рассматриваются этапы компиляции проекта в среде Quartus Prime. Слушатели знакомятся с процессами сборки и синтеза проекта и их настройками. Отдельное внимание уделяется рассказу о методах проектирования, которые помогут слушателю в дальнейшем избежать ошибок, ускорить выполнение различных этапов компиляции и правильно организовать структуру сложного проекта. |
| Тема 4 Основы языка описания аппаратуры VHDL / Verilog |
Рассматриваются основы языка VHDL / Verilog (на выбор слушателя), синтаксис, типы данных, синтезируемые базовые конструкции, библиотеки. |
| Тема 5 Моделирование проекта с использованием инструмента Modelsim |
Рассматривается инструмент для симуляции логических схем Modelsim, входящий в состав программ Quartus Prime. Демонстрируется процесс моделирования компонентов проекта. |
| Тема 6 Основы синхронного дизайна в ПЛИС |
Рассматриваются методы построения синхронного дизайна на ПЛИС. Слушателю демонстрируются стандартные наборы приёмов синхронного дизайна, которые позволяют создавать надежный проект. |
| Тема 7 Способы создания конечных автоматов в Quartus Prime |
Изучается функционал State Machine Viewer - инструмент среды проектирования Quartus Prime. Создаются тестовые конечные автоматы на языке VHDL / Verilog и производится их верификация в State Machine Viewer. |
| Тема 8 Отладка проекта с использованием инструмента SignalTap II |
Рассматриваются способы отладки проекта. Демонстрируется инструмент SignalTap II и рассказывается о методах его применения. |
| Тема 9 Основы временного анализа. Инструмент TimeQuest Timing Analyzer |
Рассматриваются способы временного анализа проекта с использованием инструмента Timing Analyzer. Рассказывается про синтаксис SDC-файла (Synopsys Design Constraint) и про основные виды временных ограничений. |
Преподаватели
