Построение процессорной системы на базе NIOS-процессора

Программа «Построение процессорной системы на базе NIOS-процессора» разработана с целью формирования у слушателя знаний и навыков построения процессорной системы на базе soft-процессора Nios на ПЛИС фирмы Intel FPGA (ранее Altera). В курсе рассматривается инструмент Platform Designer (ранее QSYS), входящий в среду проектирования Quartus Prime, принципы построения дизайна на базе Nios-процессора и основы разработки программного обеспечения для Nios-системы. Для инженеров, которые уже работают с ПЛИС, курс позволяет изучить новое направление по работе с soft-процессором в САПР Quartus Prime и Nios II SBT for Eclipse.

Продолжительность обучения 4 дня
Место проведения Санкт-Петербург, Новоизмайловский проспект, 34к3
Форма обучения с 10:00 до 17:00
Стоимость обучения ~76000 руб *
Контакты +7(962)722-36-80 / cpe.ifmo@yandex.ru

* - зависит от величины группы и уникальности курса

http://cpe.ifmo.ru/public/nodes/fa/35/e1/14/image_88_thumb.jpg
Лабораторные работы выполняются на отладочной плате DE2-115, содержащей ПЛИС семейства Cyclone IV
http://cpe.ifmo.ru/public/nodes/fa/35/e1/14/screenshot 2018-08-06 06.png
В рамках курса подробно рассказывается про инструмент QSYS, принципы построения QSYS-систем и методы их интеграции в дизайн

Цель курса:

Дать необходимые начальные знания и навыки для работы с процессорной системой на базе soft-процессора на ПЛИС фирмы Intel FPGA в среде Quartus Prime.

Учебный план

Тема Всего часов* Лекции* Практика*
Инструмент Platform Designer (инструмент системной интеграции) 4 1 3
Интерфейс Avalon 3 2 1
Добавление пользовательских модулей в библиотеку Platform Designer 4 1 3
Архитектура процессора Nios 4 3 1
Принципы построения Nios-системы 4 2 2
Разработка программного обеспечения для Nios-системы 8 2 6
Отладка Nios-системы 4 1 3

* - Указаны академические часы (1 ак.ч. = 45 мин). Количество и соотношение часов могут корректироваться в зависимости от размера группы, начальных знаний, а также от пожеланий заказчика

Необходимые знания:

Программа курса

Тема 1
Инструмент Platform Designer (инструмент системной интеграции)
Демонстрируется инструмент Platform Designer, на практике рассматриваются принципы построения систем в Platform Designer и методы интеграции их в дизайн.
Тема 2
Интерфейс Avalon
Рассматриваются виды интерфейсов Avalon и их различия. Рассказывается о принципах построения системы на их основе с использованием инструмента Platform Designer.
Тема 3
Добавление пользовательских модулей в библиотеку Platform Designer
Демонстрируется как настроить систему в Platform Designer, как задействовать необходимые элементы архитектуры и как интегрировать ее в FPGA-дизайн.
Тема 4
Архитектура процессора Nios
Подробно рассматривается архитектура процессора Nios, особенности различных видов процессоров и основные настройки процессора в инструменте Platform Designer.
Тема 5
Принципы построения Nios-системы

Демонстрируется настройка и сборка Nios-системы и интеграция ее в проект ПЛИС.

Тема 6
Разработка программного обеспечения для Nios-системы

Демонстрируется инструмент Nios II SBT. Рассказывается о составе конфигурационных файлов, автоматически сгенерированных компонентах и HAL. Рассматривается инструмент BSP Editor и его место в разработке ПО для Nios. Демонстрируются методы написания программного обеспечения для созданной Nios-системы.

Тема 7 
Отладка Nios-системы

Показываются примеры моделирования и отладки Nios-системы.

параметры курса могут корректироваться

Преподаватели

Кандидат технических наук
Руководитель Центра программируемой электроники
Руководитель лаборатории "Моделирования и программирования" НИЦ Световодной фотоники

Специалист в области программирования ПЛИС, цифровой обработки сигналов со стажем работы более 12 лет. Преподаватель дисциплин "Программируемая электроника на ПЛИС", "Программируемая электроника в волоконно-оптических приборах".

Научный сотрудник лаборатории "Моделирования и программирования" НИЦ Световодной фотоники

Специалист в области ПЛИС, микроконтроллеров и встроенных систем со стажем работы более 8 лет. Преподаватель дисциплин "Программируемая электроника", "Программируемая электроника на ПЛИС".